版权声明：本文来自《technews》，如您觉得不合适，请与我们联系，谢谢。

台积电、三星、格罗方德等半导体大厂开启在7 纳米制程争战，而现在台积电有望领先群雄在2017 年国际固态电路研讨会（International Solid-State Circuits Conference，ISSCC）率先发表7 纳米FinFET技术！

全球IC 设计领域论文发表最高指标国际固态电路研讨会（ISSCC）下届确定于2017 年2 月5~9 日在美国加州登场，台积电设计暨技术平台组织副总侯永清将担任特邀报告（Plenary Talks ）讲者。

这次台积电5篇论文获选（美国台积电1篇），2篇论文为类比电路领域，记忆体电路设计则有3篇。此次ISSCC 2017入选的208篇文章中，台湾产学研各界领域有15篇，除了台积电5篇，台湾IC设计一哥联发科此次有4篇，南亚科转投资IC设计公司补丁科技也有1篇获选，其他交通大学3篇、台湾大学2篇、清华大学1篇。

值得关注的是，此次台积电将领先业界在大会上发表7纳米FinFET技术。揭示迄今最小位元数SRAM在7纳米FinFET的应用，验证0.027μm 2 256 Mbit SRAM测试芯片在7纳米制程下，能大幅提升手机、平板电脑中央处理芯片运算速度，同时满足低功率需求。

台积电、三星通常以SRAM、DRAM 来练兵，先从记忆体下手，当良率提升到一定程度再导入逻辑产品。台积电先前预估10 纳米年底量产、7 纳米最快2018年第一季生产，然在英特尔宣布放缓10 纳米以下制程投入进度后，台积电与三星在10 纳米、7 纳米先进制程展开激烈缠斗。

三星在10 月初抢先台积电宣布10 纳米量产，市场近期传出台积电7 纳米最快在明年2017 就可试产、4月接单，拉升7 纳米制程战火。三星在7 纳米就引进极紫外光（EUV）微影设备，力拼2017 年年底7纳米量产。

而格罗方德则宣布跳过10纳米，直接转进7纳米，预估2017年下半可进行产品设计定案（tape out ），2018年初开始风险生产（risk production）。

台积电7nm进展

半导体设备业者透露，三星导入7纳米制程进度不如预期，恐无法如原先规划在明年量产，反观台积电7纳米将于明年第1季进行风险性试产，良率在既定进度内前进，预定明年第4季投片，2018年起贡献营收。

以制程进度分析，台积电可望在2017年和2018年，相继靠着10纳米及7纳米，称霸全球半导体市场，并拉开和三星及英特尔二大强敌差距。

台积电内部将7纳米视为与英特尔和三星最重要的战役，尤其英特尔已和安谋（ARM）签署授权协议，将采用安谋的架构，在10纳米制程提供代工服务，与台积电正面交锋，更让台积电不敢稍有懈怠。

三星在苹果A10处理器代工订单全被台积电吃下之后，决定卷土重来，将重心押在7纳米，并且决定提前在7纳米导入由爱司摩尔（ASML）开发最新EUV（极紫外光）微影设备，用在半导体量产制程。

三星原预估，明年上半年装设完成并进行7纳米量产，不过，半导体设备商透露，三星7纳米研发进度严重落后，明年接单难度甚高。

相较之下，台积电因有10纳米制程掌握苹果、联发科及海思等重要客户导入的优势，且7纳米在电晶体反应速度和功能及功能等表现，比10纳米更优越，让台积电一线大客户，甚至包括原本在三星投片的高通，也将大单转回台积电，凸显台积电在7纳米获国际大厂肯定。

台积电共同执行长暨总经理刘德音先前透露，台积电10纳米制程预计本季到明年第1季量产；7纳米预定明年第1季进行风险性试产。台积电预估，7纳米将于2018年第1季贡献营收，可望领先全球成为首家提供7纳米制程代工的晶圆厂。

此外，台积电5纳米制程也正如火如茶进行研发，并编列近400人研发团队，投入更先进的3纳米制程研发，并朝1纳米制程迈进，展现台积电超车英特尔之后，持续拉大领先距离的企图心。

而在今年六月，台积电（TSMC）在美国奥斯汀举行的「Collaborating to EnableDesign with the Latest Processors and FinFET Processes, including 7nm」（由美国新思科技、英国ARM和台积电于6月6日联合举办）上，介绍了采用10nm FinFET及7nm FinFET工艺的设计和生产进展情况。演讲人跟上年一样，仍是Willy Chen（设计暨技术平台副处长）

初次使用三重曝光的10nm制程，第一款芯片已于2016年第一季度送厂生产（设计完成）。预计10nm制程的量产将于2016年内开始。ARM于上周（5月30日）发布了利用10nm制程制造的瞄准智慧手机SoC的CPU内核「ARMCortex-A73」和GPU内核「ARM Mali-G71」（参阅本站报导2），当时宣布：配备集成有这些内核的SoC的智慧手机将于2017年上市。

至于7nm制程，Willy Chen表示「已签订了20多个合约」。已有用户开始设计，将于2017年下半年送厂生产。7nm制程的量产将于2018年开始。据WillyChen介绍，7nm制程与10nm制程相比，逻辑集成度将提高60％，性能和耗电量将改善30～40％。另外，Willy Chen表示，希望利用该制程不仅生产智慧手机，还生产HPC（High Performance Computing）的芯片。

虽然有人预测7nm制程将使用四重曝光，不过现在看来可能跟10nm制程一样采用三重曝光。Willy Chen介绍说「10nm和7nm制程的设计流程基本相同」，不过，7nm制程有些地方需要注意，比如要想发挥高速工艺实力有三个要点。即：（1）牢固的时钟网布设方法，（2）削减布线延迟，（3）更加整合的设计流程。

关于（1），既不采用传统的时钟树，也不采用最近备受关注的网格状结构，而将采用介于两者之间的方法。关于（2）布线延迟，根据每个布线层单独考虑电阻及考虑过孔电阻至关重要。「仅根据布线长度来确定布线延迟已经行不通」（Willy Chen）。关于（3），则需要可以考虑每层各异的布线电阻及过孔电阻的设计流程。

【关于转载】：转载仅限全文转载并完整保留文章标题及内容，不得删改、添加内容绕开原创保护，且文章开头必须注明：转自“半导体行业观察icbank”微信公众号。谢谢合作！

【关于投稿】：欢迎半导体精英投稿，一经录用将署名刊登，红包重谢！来稿邮件请在标题标明“投稿”，并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号MooreRen001或发邮件到 jyzhang@moore.ren

点击阅读原文加入摩尔精英