处理器设计自动化和可定制RISC-V处理器知识产权（IP）的领导者Codasip日前宣布，将通过 Intel^Ò Pathfinder for RISC-V*计划专业版提供其 32 位IP核 L31。通过加入该计划，Codasip 正在通过使用英特尔的FPGA 使其屡获殊荣的嵌入式 RISC-V 技术更易于用于原型设计、量产设计或研究目的。

在SoC的设计过程中，利用FPGA进行架构探索和了解 IP 的不同配置和组合大有裨益，特别是在 SoC 开发周期的早期阶段。英特尔此前刚刚宣布了其Pathfinder for RISC-V计划，提供了一个利用其FPGA板卡对接RISC-V处理器和外设 IP 的通用环境。

“FPGA 是电子行业中进行原型设计和实现量产的重要组成部分，”Codasip 首席营销官 Rupert Baines 表示。“我们欢迎英特尔对该计划的投资，该公司对 RISC-V 的明确承诺将使整个 RISC-V 生态系统受益。我们很荣幸成为这项倡议的一部分，从而助力我们的客户在开发他们的RISC-V SoC时可以利用英特尔®的FPGA。”

英特尔 RISC-V投资基金总经理 Vijay Krishnan 说道：“RISC-V 的快速发展为构建产品和解决方案开辟了新途径。我们正在努力围绕一个共同的愿景去激励RISC-V生态系统，以加速其部署进程。为了实现这一目标，我们很高兴看到 Codasip 通过Intel Pathfinder for RISC-V赋能其处理器 IP。”

同理，最好在设计周期的早期阶段就开始开发软件。该计划包括一个统一的集成开发环境（IDE） 和软件协议栈，该软件协议栈包括软件工具链和常用操作系统，从而为嵌入式软件开发人员提供必需支持。

有关Intel Pathfinder for RISC-V的更多信息，请访问：https://pathfinder.intel.com/

在合作项目中，英特尔 FPGA 板卡和英特尔软件协议栈可以与Codasip L31 RISC-V  IP核的位图文件结合使用。这有利于物联网（IoT）和边缘 AI 等应用程序的开发人员。

用于英特尔 FPGA 的 L31 位图文件可从 Codasip 网站下载： https://codasip.com/codasip-l31-risc-v-core-on-intel-pathfinder/

Codasip L31 是一款 32 位嵌入式 RISC-V处理器核，该IP核支持 RV32IMCB 指令集。该内核拥有3 级流水线和一系列配置选项，包括高速缓存和紧密耦合的存储器。