随着3D-IC与异质整合的技术逐步成熟，半导体芯片的设计也进入了新的转折，不仅难度大幅提高，同时成本也水涨船高，这对当前的IC设计业者产生了不小的压力。对此，半导体产业链将需要一个新的营运模式，来应对眼前这个新时代的芯片设计挑战。
对此，CTIMES【东西讲座】特别举行「：群策群力造芯片」的讲题，并邀请工研院电子与光电系统研究所副所长骆韦仲博士亲临，剖析何谓，而工研院又将如何与中国台湾的半导体产业合作，一同建立的模式。
对于虚拟IDM这个名词，骆韦仲解释，之所以会虚拟IDM的发想，其实也跟工研院的发展历程有关。骆韦仲表示，工研院旗下其实包含许多的单位，也各自进行不同的任务，包含有设计、制造，以及验证的部门，几乎就是一个IDM的架构，但又不是真的IDM，就像是一个虚拟的IDM。
到底什么是虚拟IDM？骆韦仲博士以相对比的方式来解释，他指出，虚拟IDM的英文是「Rapid S/W H/W Modular Design, Simulation, Prototyping and Manufacturing」，其中最重要的一个关键，就是设计是采用模块化（modular）的方式来进行，已经不再是个别单一芯片的模式。
因此，对虚拟IDM模式来说，发展小芯片（）的设计架构将是非常重要的一步。透过把多个同质或异质的小芯片模块连接起来，进而提升单一芯片的效能，而这就需要从IC设计端开始发起。
骆韦仲表示，小芯片的设计模式是一个全新的模式，因此也需要全新的生态系统（ecosystem）来支持。也由于是新的开始，这里面就充满许多新的机会，包含EDA设计工具、IC设计服务与IP等。目前全球的半导体产业也正在积极推动这一个项目。因此，在系统需求越来越强烈的情况下，如何快速整合这些软硬件模块，并且进入量产阶段，就是虚拟IDM能否成功关键。
骆韦仲以工研院为例说明，他指出，当有一个系统需求产生时，工研院内部的设计团队就会展开一个完整流程的设计，就宛如一个IDM般，但里头后续的设计制造流程仍是与现有的产业链相连结，只是这里面各个环节仍需要重新被定义和落实。

走向多芯片整合设计 成立产业联盟实现共创
也因此，未来的芯片设计将会走向多芯片（chiplets）整合设计的模式，其效能也会非常接近系统单芯片（SoC），尤其是在特定场景，例如工业应用和智能系统等，将会更加的显着。而这里头将会衍生许多的新科技和新技术，像是异质整合、2.5D和3D-IC等。
至于如何具体来实现虚拟IDM的模式，骆韦仲指出，中国台湾拥有非常完整的产业链，是具备实现虚拟IDM的潜力，关键就在于我们能否建立一个可编程的封装模式（programmable package），包含多模块模块（multi-modal package）和可编程的SiP。也就是底层的可编程芯片是通用的，但上面的IC则是可以变化、随意组合的，就像是硅晶圆的「面包板」，允许芯片设计者自由进行开发。而这个概念工研院也已经实际开发出来，并初步进行了验证。
骆韦仲表示，虚拟IDM要成功，需要产业界的共同投入，除了底层的可编程标准需要有共识外，再者就是需要丰沛的小芯片IP和设计再利用，因此产业界的共襄盛举将是成功的必备要素。
对此，工研院也将成立产业联盟，携手半导体业者共同推动落实此一模式，包含系统、封装制程、以及基板、设备和材料等。实现像是「多芯片接驳车（chiplets suffle）」、「软件定义芯片」和「数字制造」等新的半导体模式。