特性
AD9763/AD9765/AD9767针对通信应用中的I数据与Q数据处理进行了优化。数字接口含有两个双缓冲锁存器以及控制逻辑。独立的写输入允许数据彼此独立地写入两个DAC端口。独立的时钟可控制各DAC的更新速率。
利用模式控制引脚,AD9763/AD9765/AD9767可以与两个单独的数据端口接口,或与单个交错式高速数据端口接口。在交错模式下,输入数据流被解复用为原始I数据与Q数据,然后锁存。随后,I数据与Q数据由两个DAC转换,并以一半输入数据速率更新。
GAINCTRL引脚允许以两种模式设置两个DAC的满量程电流(I OUTFS )。可以用两个外部电阻独立设置各DAC的IOUTFS,也可以用一个外部电阻设置两个DAC的IOUTFS。关于此特性的重要日期码信息,请参阅增益控制模式部分。
这些DAC采用分段电流源架构,并结合专有开关技术,可减小突波能量,并使动态精度达到最大。每个DAC均提供差分电流输出,从而支持单端或差分应用。AD9763、AD9765或AD9767的两个DAC可以同时更新,并可以提供20 mA的标称满量程电流。各DAC之间的满量程电流匹配精度可达到0.1%以内。
AD9763/AD9765/AD9767采用先进的低成本CMOS工艺制造,采用3.3 V至5 V单电源供电,功耗为380 mW。
产品聚焦
- AD9763/AD9765/AD9767均为引脚兼容的双通道、8/10/12/14位分辨率TxDAC系列产品。
- 双通道、10/12/14位、125 MSPS DAC。每个器件均有一对高性能DAC,针对低失真特性进行了优化,可灵活传输I与Q信息。
- 匹配。增益匹配典型值为满量程的0.1%,失调误差优于0.02%。
- 低功耗。完整的CMOS双DAC功能,采用3.3 V至5 V单电源供电,功耗为380 mW。可以降低DAC满量程电流,从而以更低功耗工作,而且在低功耗空闲期间可以进入睡眠模式。
- 片内基准电压源。AD9763/AD9765/AD9767均内置1.20 V温度补偿带隙基准电压源。
- 双路10/12/14位输入。AD9763/AD9765/AD9767均具有一个灵活的双端口接口,允许以双路方式或交错方式输入数据。
应用
解决方案设计及宣传手册 1
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的 质量和可靠性计划和认证 以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
AD9763ASTZ | 48-Lead LQFP (7mm x 7mm) |
|
|
AD9763ASTZRL | 48-Lead LQFP (7mm x 7mm) |
|
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
12月 7, 2016
- 16_0033
Assembly Relocation to Stats ChipPAC Jiangyin and Test Transfer to Stats ChipPAC Singapore of Select QFP Products
1月 5, 2009
- 07_0077
Certification of STATSChipPAC Shanghai, China and AMKOR Philippines as additional sources for Assembly & Test of QFP Packages
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
12月 7, 2016
- 16_0033
Assembly Relocation to Stats ChipPAC Jiangyin and Test Transfer to Stats ChipPAC Singapore of Select QFP Products
1月 5, 2009
- 07_0077
Certification of STATSChipPAC Shanghai, China and AMKOR Philippines as additional sources for Assembly & Test of QFP Packages
部分模型 | 产品周期 | 描述 | ||
---|---|---|---|---|
I/Q调制器 1 |
||||
量产 |
700 MH z 至2.7 GH z 直接上变频正交调制器 |
评估套件 2
SDP-H1
高速控制器板
EVAL-AD9767
AD9767 评估板