在3纳米芯片工艺上，台积电和三星是唯二的“种子选手”。

由于在4/5nm工艺上糟糕的良品率和表现，三星失去了高通这样的大客户的旗舰SoC订单，为此力图在3纳米芯片上拔得头筹。今年6月，三星率先宣布量产3纳米芯片，不过一直被传良率偏低。除了一家做矿机芯片的中国公司试水之外，大型半导体厂商中还在观望。

近日，有媒体援引知情人士透露，三星正在与5-6家无晶圆厂供应商客户联合开发先进芯片，最早将从2024年开始大量供应。据悉，三星将为英伟达、高通、IBM和百度等客户量产3纳米芯片。不过，相比台积电2023年大概率将利用3纳米工艺为苹果iPhone 15系列所搭载的A17芯片代工，三星3纳米芯片似乎仍相对落后。那么，三星3纳米芯片真正良率如何？成本如何？

3纳米芯片进展到底如何？

从一些公开的信息来看，三星看似在3nm制程节点上先行一步，但实际生产良率也难尽人意。

据悉，三星电子3纳米芯片首家客户是来自中国的半导体企业PanSemi（磐矽半导体），后者据称是一家专门生产比特币挖矿机芯片的公司。

三星电子量产3纳米芯片将使用GAA先进工艺和制程，是首家将GAA工艺落地的晶圆代工企业。GAA先进工艺相比现在主流的FinFET工艺，可实现更小的尺寸和更低的功耗。不过，一直有消息称，三星3纳米先进工艺，其良率不足以达到“大规模制造”的要求，更像是试运营，而不是全面的生产运行。除了PanSemi，很长时间都没有其他明确的企业订单。

而此次三星将利用3纳米技术为英伟达生产图形处理器（GPU），为IBM生产中央处理器（CPU），为高通生产智能手机应用处理器，为百度生产云数据中心使用的人工智能芯片。

而在未来的技术路线发展上，三星电子计划在2024年推出第二代3nm工艺技术的半导体芯片（SF3）。三星电子表示，其第二代3nm芯片的晶体管将比第一代3nm芯片小20%，这将为智能手机、个人电脑、云服务器和可穿戴设备带来更小、更节能的芯片。

由此可见，尽管三星率先宣布3纳米技术“量产”，但其代工计划显然要滞后于台积电。

值得一提的是，三星还计划积极争取美国境内晶圆代工市场。除了在德州奥斯汀的工厂，目前还计划在邻近泰勒市兴建全新工厂，为最新3nm制程技术提供代工量产资源，预计在2024年开始运作。这也是三星在2027年将产能提高两倍以上的目标计划的一部分。

同时，三星也有意通过新建工厂以获取美国超过520亿美元补贴的“芯片法案”的政策补贴，同时也在一定程度上就近配套美国本土客户芯片代工以及满足供应来源地分散化的供应链安全的需求。

三星3纳米 GAA 制程良率仅20%！

三星方面表示，与最初使用FinFET的5nm工艺相比，第一代3nm GAA工艺节点在功耗、性能和面积(PPA)方面都有不同程度的改善，面积减少16%，性能提高23%，功耗降低45%。到第二代3nm芯片时，面积减小了35%，性能提高了30%，功耗降低了50%。

不过，根据ctee的报告，与之前的4/5nm工艺一样，三星在3nm GAA工艺的生产中也遇到了挫折，良率只有20%！

如果3纳米技术良率低的问题一直不能得到解决的话，那么三星将在劲敌台积电失去竞争力，或将再一次坐视台积电在3纳米上形成垄断地位。

据外媒报道，为了克服生产过程中遇到的诸多障碍，三星选择与美国Silicon Frontline Technology公司合作，协助其提高3nm GAA工艺的良率。

根据Silicon Frontline Technology官网信息，该公司位于加利福尼亚州圣何塞，为布局后验证提供有保证的准确和有保证的快速电阻、电容、ESD 和热分析，其产品已被70多家客户使用，其中包括全球前25家半导体供应商中的12家，得到领先代工厂的认可和使用，并已用于500多种设计中。而且，客户已经使用我们的技术解决了10nm、14nm、28nm、40nm、ADC、Serdes、敏感模拟电路、图像传感器、存储器、定制数字设计和电源设备的问题。

据悉，静电放电是晶圆生产过程中产生缺陷的主要原因，也是三星3纳米GAA 技术的良率过低的重要原因之一。而Silicon Frontline Technology公司已经藉由水质和静电放电（ESD）预防技术降低生产过程中的缺陷，以提高晶圆的生产良率。

虽然三星号称已经透过整合其合作伙伴使用的技术获得了积极成果，但实际成果还需要在未来几个月内持续观察。

不过，也正是三星在之前4/5纳米芯片上的表现，让更多客户转向台积电。比如，近日台积电取代三星，成功拿下特斯拉辅助驾驶芯片大单。在此之前，特斯拉的主要订单集中于三星，如特斯拉前一代辅助驾驶芯片采用的14nm技术主要由三星打造。如果三星不能尽快在3纳米芯片上有所建树，那么其将失去更多，这也将是对其最严峻的考验。

三星3纳米代工成本如何？

除了技术进展和代工计划之外，3纳米技术代工成本也是很多企业关注的重点。

从公开的性能指标来看，三星3纳米芯片还算不错，但如果良率偏低，没法大规模量产，必然要抬升代工成本。

毫无疑问，更先进的工艺制程意味着更高的成本。DigiTimes 11月22日爆料，台积电采用3nm制程的12英寸晶圆片单价已突破2万美元，相比7nm制程的价格翻倍，相比5nm制程涨幅也有25%。

今年2月，有传言称三星4nm工艺的良率仅35%，这意味着从晶圆上切割下来的芯片裸片（die），只有35%可以通过质量控制。相比之下，台积电4nm工艺的良率可以达到70%。也就是说，在所有条件相同的情况下，台积电在同一时间制造的芯片数量是三星的两倍。

目前三星3nm工艺的代工价格没有相关的信息，如果按照台积电与三星之间在4nm工艺上2倍良率的差距来计算，那么三星3纳米芯片成本将翻倍，达到4万美元！这如此高成本压力之下，三星3纳米芯片将毫无竞争力。

目前在代工业务方面，三星的市场占比远远落后于台积电，后者占据着全球市场50%以上的份额。然而，未来三星在3纳米技术并非没有更多机会，如果其3纳米工艺计划能如期完成，那么将吸引更多的潜在客户，毕竟任何没有企业希望将技术绑定在“一家独大”的供应商手中，而三星也将在这些企业分散供应链风险、降低代工成本的诉求下获得更多的机会。

在3nm及以下芯片技术上，三星电子可谓雄心勃勃。10月3日，三星电子在旧金山首次披露未来技术路线图，计划在2023年推出第二代3nm工艺，该工艺在性能上将优于第一代，2025年开始量产2nm，进一步要在2027年推出1.4nm工艺。但如果三星不能在良率和成本上取得更大的突破，仅在目标计划上作出一些激进的计划，特别是不能将先进芯片工艺上的投资转化成实实在在的现金流，那么跟随台积电“陪跑”也不能走太远。

原文发表于ASPENCORE旗下EETC