低功耗通用FPGA再加码,莱迪思推出更低功耗、更高I/O密度Certus-NX

发布时间:2020-07-07  

Lattice Nexus是业界首个基于28 nm FD-SOI工艺的低功耗FPGA技术平台,得益于功耗和MIPI 速度上的优势,基于该平台的第一款产品CrossLink-NX得到了客户广泛认可,主要用于嵌入式视觉领域。时隔半年,Lattice在近日宣布推出这款平台的第二代产品——Certus-NX,具有更高的I/O密度和更低的功耗,主要面向工业自动化、通信等市场。

同样是在 28nm FD-SOI 工艺平台上打造,在逻辑单元上也均为17-40K,Certus-NX和CrossLink-NX最大的区别在哪里呢?在线上媒体沟通会上,莱迪思现场技术支持总监Jeffery Pu解释道:“有两点区别:第一,Certus-NX去除了硬核MIPI D-PHY,这是最大的区别,因此可以增加 I/O 的个数,这对细分市场中的一些客户是有益的。第二,Certus-NX增添了安全认证ECDSA位流验证,受前几代产品的启发,包括Lattice以前推出的 XO3D 产品,拥有 PFR 的功能,里面有很复杂的认证,我们借用这些概念放到新款产品里,这是比较明显的一个差距。‘’

更小尺寸、更多I/O

Certus-NX 与其他两家同类产品相比,在尺寸、I/O数量、I/O速率上都更胜一筹。

据介绍,Certus-NX FPGA可以轻松应用于小尺寸设计中,对整体设计尺寸的影响极小。例如,Certus-NX FPGA可以在36 mm2内实现完整的PCIe解决方案,相比竞品FPGA尺寸缩小3倍。即便是使用Certus-NX FPGA系列的最小封装,其每平方毫米I/O密度仍是同类FPGA竞品的两倍。1.5 Gbps差分I/O速率,相比竞品FPGA性能最高提升70%。

支持AES-256加密和ECDSA认证

为了保护器件的位流免于未经授权的访问/更改/复制,Certus-NX FPGA支持AES-256加密和领先的ECDSA认证,可在设备的整个生命周期内提供保护。

功耗降低多达4倍

在边缘计算中,低功耗意义重大,而低功耗正是Lattice FPGA一直以来的优势所在。Jeffery Pu表示,功耗的降低主要是FD-SOI技术带来的,它的漏电流特别小,包括SER都是FD-SOI技术本身带来的。与同类FPGA相比,该系列器件的功耗可降低多达4倍。

配置速度最多快12倍

全新器件还通过SPI存储器实现超快的器件配置,其速度最该可达同类FPGA竞品的12倍。单个I/O配置只需3 ms,整个器件启动时间仅为8-14 ms(取决于器件大小)。

Jeffery Pu介绍,对于传统 FPGA 来说,一般都是外面加一个 SPI Flash,传统 FPGA 的快慢往往决定于 SPI 能跑多快。早些年 FPGA 能跑到 50Mbps 的速率就不错了,现在新的 SPI Flash 可以跑到130Mbps。另外,原来的 SPI 是单通道的,现在Certus-NX使用的是 QSPI,四个通道的数据一直往里面写,速度得以进一步提升。

   

软错误率(SER)降低100倍

Certus-NX FPGA为工业温度级器件,支持片上ECC和SEC。

对于安全性要求极高的工业和汽车应用而言,可靠的性能至关重要。Certus-NX 40K逻辑单元下SER达到了19.34,相比竞品同类FPGA50K逻辑单元下,抗软错误率(SER)性能超过了100倍。

根据Jeffery Pu介绍,由于28nm FD-SOI工艺本身的软错误率(SER)就很小,比Bulk CMOS 工艺小了 100倍。加之Lattice在芯片中引入错误检查和纠正 (ECC) 技术,在发现错误时动态改变一个比特,如果发现一个比特错误是可以自动改变的,如果发现两个比特错误时会告诉系统,指示产生 SER 了,要重新加载,从 Flash 里重新把程序刷新一次。

为了进一步推动了FPGA开发自动化,Lattice在上半年发布了软件方案Lattice Propel。Jeffery Pu介绍:“我们的 FPGA 在用到边缘的时候,很多是作为 MCU 、AP 的协处理器,所以我们的软件还是基于自己开发的软件为主。Lattice最近推出了一套 Lattice Propel 软件工具,包括完整的SDK。通过这套工具,基本上 10 分钟内就可以学会整个系统开发的过程。”

Lattice已经向一部分客户提供Certus-NX的样片,相关工具和IP也已提供下载使用。Jeffery Pu透露,28nm FD-SOI的Nexus技术平台的第三代产品将在不久后推出,有望为低功耗FPGA市场带来更多惊喜。

文章来源于:ECCN    原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。

相关文章

    已是IC设计中采用的主流技术。低功耗设计方法学的不断更新同时也带来更多设计、验证和实现上的挑战。IEEE-1801——也被称为统一低功耗设计格式(UPF),是业界通用的低功耗设计标准,自......
    ,但是为了竞争力,在更新换代的产品中,也引入了低功耗的设计,各个方面都需要低功耗工具的有力支撑。” 面向下一代低功耗IC设计的静态验证工具 英诺达的EnFortius系列工具旨在解决芯片设计工程师面对的低功耗设计......
    的静态验证工具英诺达的EnFortius系列工具旨在解决芯片设计工程师面对的低功耗设计问题,此次发布的LPC则是该系列的第一款工具,用于低功耗设计静态验证。多年前,为了应对低功耗设计的需求,业界诞生了用于对功耗进行优化的设计......
    Signoff为业界提供更完整更全面的低功耗解决方案。” 雄立科技验证经理王昉表示:“功耗是设计团队面临的瓶颈之一,英诺达的RTL级功耗分析工具可以帮助工程师们在芯片设计早期准确估算静态和动态功耗......
    一条有效途径。 在芯片设计流程中,各个阶段都必须考虑低功耗设计,而且每个阶段所采取的低功耗策略和使用的工具都略有不同,从整个流程看,越早考虑功耗收益越大,但是......
    芯海科技CSCE2010 的低功耗 IO设计;移动电子设备通常都是内嵌电池供电,设备的使用/待机时间时刻影响着用户体验。而低功耗的芯片设计,能够极大的降低电子设备的系统功耗,是提......
    芯海科技CSCE2010 的低功耗 IO设计;移动电子设备通常都是内嵌电池供电,设备的使用/待机时间时刻影响着用户体验。而低功耗的芯片设计,能够极大的降低电子设备的系统功耗,是提......
    数字控制能够紧密耦合到模拟IP。DSCL已被开发为与过程无关,因此可用于与我们的模拟IP相同的过程。该库通过提供所有必需的视图,完全支持行业标准的数字设计方法。我们的模拟数字单元库已成功用于客户设计,以支持物联网等应用的低功耗......
    费电子领域,许多移动和手持设备对低功耗的要求十分迫切。为了实现低功耗设计目标,芯片设计商不得不采用先进的低功耗技术,包括电源关断技术(PSO)、多供电电压(MSV)以及动态电压频率缩放(DVFS)等技术。   在汽......
    ,从工艺的选择到模拟电路设计,从可靠性设计到低功耗设计,从应用创新到满足客户各种需求等,每方面都对设计公司提出很高要求。“尽管现阶段市场上的低功耗MCU百花齐放,但ADI还是凭借在低功耗......

我们与500+贴片厂合作,完美满足客户的定制需求。为品牌提供定制化的推广方案、专属产品特色页,多渠道推广,SEM/SEO精准营销以及与公众号的联合推广...详细>>

利用葫芦芯平台的卓越技术服务和新产品推广能力,原厂代理能轻松打入消费物联网(IOT)、信息与通信(ICT)、汽车及新能源汽车、工业自动化及工业物联网、装备及功率电子...详细>>

充分利用其强大的电子元器件采购流量,创新性地为这些物料提供了一个全新的窗口。我们的高效数字营销技术,不仅可以助你轻松识别与连接到需求方,更能够极大地提高“闲置物料”的处理能力,通过葫芦芯平台...详细>>

我们的目标很明确:构建一个全方位的半导体产业生态系统。成为一家全球领先的半导体互联网生态公司。目前,我们已成功打造了智能汽车、智能家居、大健康医疗、机器人和材料等五大生态领域。更为重要的是...详细>>

我们深知加工与定制类服务商的价值和重要性,因此,我们倾力为您提供最顶尖的营销资源。在我们的平台上,您可以直接接触到100万的研发工程师和采购工程师,以及10万的活跃客户群体...详细>>

凭借我们强大的专业流量和尖端的互联网数字营销技术,我们承诺为原厂提供免费的产品资料推广服务。无论是最新的资讯、技术动态还是创新产品,都可以通过我们的平台迅速传达给目标客户...详细>>

我们不止于将线索转化为潜在客户。葫芦芯平台致力于形成业务闭环,从引流、宣传到最终销售,全程跟进,确保每一个potential lead都得到妥善处理,从而大幅提高转化率。不仅如此...详细>>