技术咨询
代买器件
商务客服
研发客服
特性
- JESD204B（子类1）编码串行数字输出
- 1 GSPS时每通道总功耗：1.5 W（默认设置）
-
SFDR
- 79 dBFS（340 MHz，1 GSPS）
- 85 dBFS（340 MHz，500 MSPS）
-
SNR
- 63.4 dBFS（340 MHz，A IN = −1.0 dBFS，1 GSPS）
- 65.6 dBFS（340 MHz，A IN = −1.0 dBFS，500 MSPS）
- ENOB = 10.4位（10 MHz，1 GSPS）
- DNL = ±0.16 LSB；积分非线性(INL)：= ±0.35 LSB(1 GSPS)
-
噪声密度
- −151 dBFS/Hz (1 GSPS)
- −150 dBFS/Hz (500 MSPS)
- 1.25 V、2.5 V和3.3 V直流电源供电
-
低摆幅满量程输入
- 1.34 Vp-p典型值(1 GSPS)
- 1.63 Vp-p典型值(500 MSPS)
- 无失码
- ADC内部基准电压源
-
灵活的端接阻抗
- 400 Ω、200 Ω、100 Ω和50 Ω差分
- 2 GHz可用模拟输入全功率带宽
- 95 dB通道隔离/串扰
- 幅度检测位支持实现高效AGC
- 差分时钟输入
- 每通道具有可选2分频DDC
- 差分时钟输入
- 整数时钟分频值：1、2、4或8
- 灵活的JESD204B通道配置
- 小信号扰动
AD9234是一款双通道、12位、1 GSPS/500 MSPS ADC。 该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。 该产品用于对宽带宽模拟信号进行采样。 AD9234针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。
这款双通道ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。 每个ADC均具有宽带宽缓冲输入，支持用户可选的各种输入范围。 集成基准电压源可简化设计。 各ADC的数据输出内部连接到可选2分频时钟。 AD9234内置多种功能，可以简化通信接收机中的自动增益控制(AGC)功能。
利用ADC的快速检测输出位，可编程阈值检测器可以监控输入信号功率。 如果输入信号电平超过可编程阈值，快速检测指示器就会变为高。 由于该阈值指示器的延迟极短，因此用户能够快速调低系统增益，从而避免ADC输入端出现超量程现象。 除了快速检测输出外，AD9234还具有信号监控能力。 信号监控模块可提供ADC进行数字化处理信号的其它信息。
用户可将JESD204B子类1的高速串行输出采用单通道、双通道或四通道配置，具体取决于接收逻辑器件的可接受通道速率以及ADC的采样速率。 通过SYSREF±和SYNCINB±输入引脚，可提供多器件同步支持。
AD9234具有灵活的掉电选项，在需要时可以明显降低功耗。 这些特性均可通过1.8 V至3.3 V三线式SPI进行编程。
AD9234采用64引脚无铅LFCSP封装，额定温度范围为−40 ℃至+85 ℃工业温度范围。 该产品受美国专利保护。
产品特色
- 低功耗模拟内核，12位、1.0 GSPS双通道模数转换器(ADC)，每通道1.5 W。
- 较宽的全功率带宽，支持高达2 GHz的IF信号采样。
- 提供可编程输入端的缓冲输入简化了滤波器设计和实施。
- 灵活的串行端口接口(SPI)控制各种产品特性和功能，满足特定系统要求。
- 可编程快速超量程检测。
- 9 mm × 9 mm、64引脚LFCSP。
- 引脚兼容AD9680 14位、1 GSPS双通道ADC。
应用
- 通信
- 分集多频段、多模数字接收器
- 3G/4G、TD-SCDMA、W-CDMA、GSM、LTE
- 点对点无线电系统
- 数字预失真观测路径
- 通用软件无线电
- 超宽带卫星接收机
- 仪器仪表（频谱分析仪、网络分析仪、集成式RF测试解决方案）
- 数字示波器
- 高速数据采集系统
- DOCSIS 3.0 CMTS上游接收路径
- HFC数字反向路径接收机
器件驱动器 1
FPGA 互操作性报告 2
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的 质量和可靠性计划和认证 以了解更多信息。
| 产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号，脚注和 3D模型 |
|---|---|---|---|
| AD9234BCPZ-1000 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9234BCPZ-500 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9234BCPZRL7-1000 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
|
| AD9234BCPZRL7-500 |
64-Lead LFCSP (9mm x 9mm w/ EP)
|
|
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
2月 1, 2017
- 16_0273
AD9234-500/1000 Die Revision and Data Sheet Change
AD9234BCPZ-1000
量产
AD9234BCPZ-500
量产
AD9234BCPZRL7-1000
量产
AD9234BCPZRL7-500
量产
根据型号筛选
重置过滤器
产品型号
产品生命周期
PCN
2月 1, 2017
- 16_0273
AD9234-500/1000 Die Revision and Data Sheet Change
AD9234BCPZ-1000
量产
AD9234BCPZ-500
量产
AD9234BCPZRL7-1000
量产
AD9234BCPZRL7-500
量产
器件驱动器
正在寻找评估软件？您可以在这里找到
| 部分模型 | 产品周期 | 描述 | ||
|---|---|---|---|---|
|
推荐新设计使用 |
6.5V 、 4 A 高效率降压 DC-DC 调节器 |
|||
|
推荐新设计使用 |
20 V、4 A、同步降压DC-DC稳压器 |
|||
|
全差分放大器 1 |
||||
|
推荐新设计使用 |
6 GH z 超高动态范围差分放大器 |
|||
|
时钟产生器件 4 |
||||
|
最后购买期限 |
具集成型 VCO 的超低抖动、多输出时钟合成器 |
|||
|
最后购买期限 |
具有 11 个输出并支持 JESD204B / JESD204C 协议的超低抖动、4.5GHz PLL |
|||
|
推荐新设计使用 |
带JESD204B接口的高性能、3.2 GHz、14路输出抖动衰减器 |
|||
|
推荐新设计使用 |
提供14路LVDS/HSTL输出的JESD204B/JESD204C时钟发生器 |
|||
|
时钟分配器件 3 |
||||
|
最后购买期限 |
超低抖动 7.5GHz 11 输出扇出缓冲器系列 |
|||
|
最后购买期限 |
具有 11 个输出并支持 JESD204B/JESD204C 协议的超低抖动、4.5GHz 时钟分配器 |
|||
|
推荐新设计使用 |
高性能、3.2 GHz、14输出扇出缓冲器 |
|||
|
数字控制VGA 1 |
||||
|
推荐新设计使用 |
低失真3.2 GHz RF DGA
|
|||
|
正线性稳压器(LDO) 1 |
||||
|
量产 |
2 A、低VIN、压差CMOS线性稳压器 |
|||
JESD204x Frame Mapping Table Generator
Info:False
The JESD204x Frame Mapping Table Generator tool consists of two Windows executables that will allow the user to input any valid combination of JESD204x parameters (L, M, F, S, NP) in order to output a .csv file that illustrates the frame mapping of the JESD204x mode in table format. There is an executable that allows the user to input a single JESD204x mode and another, that allows the user to input the parameters for multiple JESD204x modes in a specified .csv format in order to output a .csv file that illustrates the frame mapping of each of the JESD204x modes that were input into separate tables.
JESD204接口框架
Info:False
Integrated JESD204 software framework for rapid system-level development and optimization
评估套件 2
EVAL-AD9680
AD9680/AD9234/AD9690评估板
.svg?rev=fd385c90e2cf4716ae9a8c8d20e6b8e3&la=zh&h=24&w=24&hash=7CDDC996281D9E966D391D97E93C6727){kind=icon}
ADS7-V2EBZ
基于FPGA的数据采集套件
工具及仿真模型 3
IBIS 模型
文章来源于:analog.com 原文链接
本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。