Silicon Labs PCI Express时钟抖动计算工具简化计时设计

发布时间:2015-12-07  

Silicon Labs(芯科科技有限公司,NASDAQ:SLAB)今日宣布推出一款免费的软件工具,使工程师仅需通过几次简单的点击操作就能够轻松快速的从示波器数据文件中计算出PCI Express®(PCIe®)时钟抖动结果,从而极容易验证PCIe规范兼容性,且能减少系统开发时间。Silicon Labs的时钟抖动计算工具是当前业界首款可用于PCIe 1.0、2.0、3.0、4.0规范的标准抖动计算器,免费提供给致力于开发广受欢迎的PCIe架构应用的所有人员。该工具设计支持PCIe公共时钟和分离时钟架构,面向行业开放,并不仅限于使用Silicon Labs的时钟产品。

Silicon Labs针对PCIe技术推出的抖动计算工具已经就绪,开发人员可以免费从下方链接下载:www.silabs.com/pcie-learningcenter。

自从十年前PCIe作为桌面PC的串行互联接口诞生以来,PCIe标准已经发展逾三代,广泛应用于刀片服务器、存储、嵌入式计算、IP网关、工业系统和消费电子产品等。PCIe技术也已经用于FPGA和SoC设备,为系统内传输数据提供了灵活、高性能的数据传输方法。因为PCIe规范指定100MHz、±300ppm频率稳定性的参考时钟,但是一些FPGA和SoC设计内部可能会运行高达250MHz的参考时钟频率,这使得时钟抖动评估成为关键的设计考虑。

PCIe技术中的滤波器掩码和抖动计算在开发过程中经常被误解。大多数示波器没有配备必要的滤波器掩码以获得正确的PCIe时钟抖动计算,这会产生“为什么测量结果和数据手册规格不匹配”的困惑。开发人员经常报告PCIe抖动测量结果高于时钟数据手册规格,这是不正确的测量结果而非设计问题。作为PCIe时钟产品的领先供应商,Silicon Labs公司创建了PCIe抖动计算工具来满足这些需求,提供给硬件设计者一款可供下载的实用工具,以便迅速确定被测时钟是否满足PCIe抖动要求。

Silicon Labs针对PCIe技术推出的时钟抖动计算工具具有直观的图形用户界面,能够引导开发人员仅需通过几个简单的步骤就能够从示波器数据文件中计算出时钟抖动。该工具包括PCI-SIG®为PCIe 1.0、2.0、3.0、4.0公共时钟和分离时钟参考架构而定义的所有滤波器掩码,支持独立的扩频(SRIS)和非扩频(SRNS)技术。用户可以通过简明易读的摘要格式获知抖动结果,无需凭猜测去工作,从而确保系统设计满足PCIe规范并且有足够的抖动容限。为了更加方便,用户还可以把抖动计算结果保存为PDF文件以供将来参考。

在相关的新闻报道中,Silicon Labs已经宣布其时钟发生器和缓冲器满足PCIe 4.0规范要求。所有相关的产品数据手册已经更新,以符合PCI Express基本规范4.0 rev 0.5。

Silicon Labs计时产品营销总监James Wilson表示:“为了能简化计时设计这项工作,我们开发时钟抖动计算工具,使获取PCIe抖动测量结果的工作能够变得尽可能快速、容易、精确。作为提供给业界的一项服务,我们将这款极有助益的时钟抖动计算器免费提供给所有从事与PCIe数据总线标准相关的开发人员,无论他们是采用哪一家时钟IC供应商产品都可适用。”

文章来源于:ECCN    原文链接
本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。

相关文章

    时钟抖动的影响;抖动和相位噪声是晶振的非常重要指标,本文主要从抖动和相位噪声定义及原理出发,阐述其在不同场景下对数字系统、高速串行接口、数据转换器和射频系统的影响。本文引用地址: 1. 抖动和相位噪声......
    频率高达500MHz,输入基准源频率高达1GHz 图6 ADF4377系统框图 图7 ADF4377给高速数据转换系统提供低噪声时钟 图8 ADF4377的时钟抖动和相位噪声 图9......
    发生器,能够进一步缩小芯片及外围电路尺寸,有助于满足现有和未来的基站通信的设计需求。 应用场景 在衡量时钟信号质量时经常会提到抖动和相位噪声,二者分别从时域和频域的维度表征时钟......
    和信号源一体化集成分析解决方案。 技术一直在持续发展,新的前沿标准不断涌现,因此工程师需要利用更精确、更干净的信号源进行分析测试。这些信号源的相位噪声和抖动......
    和信号源一体化集成分析解决方案。 技术一直在持续发展,新的前沿标准不断涌现,因此工程师需要利用更精确、更干净的信号源进行分析测试。这些信号源的相位噪声和抖动应尽量低,以便支持更高频率、更大数据带宽和更快速率。对这些信号源的相位噪声和抖动......
    和信号源分析解决方案将频率扩展至 26.5 / 44 / 54 GHz 及更高,同时兼具一流的相位噪声灵敏度 配有可选双端口矢量网络分析仪的集成平台,支持对单端口/双端口器件进行评测 时钟抖动......
    瑞萨电子扩展4G/5G射频时钟通信产品阵容;全球半导体解决方案供应商瑞萨电子集团(TSE:6723)今日宣布,推出三款适用于4G和5G射频的新型低相位噪声、高频RF时钟解决方案,以及两种全新成功产品组合以扩展瑞萨通信时钟......
    瑞萨电子扩展4G/5G射频时钟通信产品阵容;全球半导体解决方案供应商瑞萨电子集团(TSE:6723)今日宣布,推出三款适用于4G和5G射频的新型低相位噪声、高频RF时钟解决方案,以及两种全新成功产品组合以扩展瑞萨通信时钟......
    Interval Error) TDEV (Time Deviation) 抖动和漂动 (Jitter & Wander) 抖动和相噪 例如PCIe时钟,按照PCIe的规范要求,核对和测试频率,上升......
    ADC的输出处理(2023-03-20)
    路径也是接近顶部走线的下方。 采样时钟考量在高性能采样数据系统中,应使用低相位噪声晶体振荡器产生 (或 DAC)采样时钟,因为采样时钟抖动会调制模拟输入/输出信号,并提高噪声和失真底。采样时钟发生器应与高噪声......

我们与500+贴片厂合作,完美满足客户的定制需求。为品牌提供定制化的推广方案、专属产品特色页,多渠道推广,SEM/SEO精准营销以及与公众号的联合推广...详细>>

利用葫芦芯平台的卓越技术服务和新产品推广能力,原厂代理能轻松打入消费物联网(IOT)、信息与通信(ICT)、汽车及新能源汽车、工业自动化及工业物联网、装备及功率电子...详细>>

充分利用其强大的电子元器件采购流量,创新性地为这些物料提供了一个全新的窗口。我们的高效数字营销技术,不仅可以助你轻松识别与连接到需求方,更能够极大地提高“闲置物料”的处理能力,通过葫芦芯平台...详细>>

我们的目标很明确:构建一个全方位的半导体产业生态系统。成为一家全球领先的半导体互联网生态公司。目前,我们已成功打造了智能汽车、智能家居、大健康医疗、机器人和材料等五大生态领域。更为重要的是...详细>>

我们深知加工与定制类服务商的价值和重要性,因此,我们倾力为您提供最顶尖的营销资源。在我们的平台上,您可以直接接触到100万的研发工程师和采购工程师,以及10万的活跃客户群体...详细>>

凭借我们强大的专业流量和尖端的互联网数字营销技术,我们承诺为原厂提供免费的产品资料推广服务。无论是最新的资讯、技术动态还是创新产品,都可以通过我们的平台迅速传达给目标客户...详细>>

我们不止于将线索转化为潜在客户。葫芦芯平台致力于形成业务闭环,从引流、宣传到最终销售,全程跟进,确保每一个potential lead都得到妥善处理,从而大幅提高转化率。不仅如此...详细>>